基于DVB-C的符号同步电路优化设计

2007年4月

电子器件

ChineseJournalOfElectronDevices

Vol.30　No.2Apr.2007

OptimizationDesignofSymbolSynchronizationCircuitBasedonDVB-CStandard

LIUXin,WUJian2hui,HUANGWei

(NationalASICSystemEngineeringCenter,SoutheastUniversity,Nanjing210096,China)

Abstract:ThispaperisbasedontheDVB-Cstandard,thefeedbackloopisadoptedtorealizesymbolsyn2chronization,inwhichtheM&Malgorithmischoosingintothetimingerrordetector.Themultipliersinthetimingerrordetectorandloopfiltercircuitarereducedfromsixtotwobyfolding.Bythesimulationsofthesymbolsynchronizationloop,theloopcancompletethesymbolsynchronizationoftheQAMsig2nalsundertheconditionof200×10-6sampletimingdither,andgettoconstringencyinlessertime.Keywords:symbolsynchronization;timingerrordetector;M&MalgorithmEEACC:2570F

基于DVB-C的符号同步电路优化设计

刘　昕,吴建辉,黄　伟

(东南大学国家专用集成电路工程技术研究中心,南京210096)

摘　要:根据DVB-C标准,采用反馈环路实现符号同步,其中时钟误差检测器选择M&M算法.通过复用将符号同步电路

中时钟误差检测器和环路滤波器的乘法器数目由六个减少到两个,减少了硬件规模.通过对所设计的符号同步环路仿真,环路能够在采样时钟抖动为200×10-6时完成对QAM(正交幅度调制)信号的符号同步,并能在较短时间内达到收敛.

关键词:符号同步;定时误差探测器;M&M算法中图分类号:TN911.25　　

文献标识码:A　　文章编号:100529490(2007)0220499204

晶体振荡器产生的,本身存在一定的频率漂移,所以采样时钟自身就会产生一定频率、相位的波动.所以

符号同步的作用主要是获得准确的采样定时相位以使接收机能够在码间干扰最小的相位处采样并且能够对抗多种因素引起的定时抖动[3].因此本文针对DVB-C标准完成对符号同步算法选择,同时在电路实现上通过复用减小了硬件规模从而完成在接收机中符号同步电路的优化设计.

　　通讯是信号通过信道传送和接收的过程,无论有线还是无线信道的带宽都是有限的,如果发送信号的频谱较宽大于信道宽度,通过有限带宽信道后,就会出现限带现象,反应在时域方面即为码间干扰.消除码间干扰的主要方法是对发送信号进行奈奎斯特(Nyquist)滤波,将发送信号的频谱在信道有效带宽范围内,同时在收端按照发送速率进行正确地采样,就可能完全恢复发送的信号,消除码间干扰[1].符号同步,也称为采样时钟恢复或码元恢复,就是解决采样点的选择问题,对基于DVB-C标准的数字视频广播,发送端的信号速率是已知且固定的(DVB-C在CATV的应用实例中符号率在1M至7M),但是由于采样时钟是由本地接收机的

1　基于插值的全数字符号同步

由于有线电视广播是连续的数据流,所以符号同步通常采用反馈环路,利用反馈结构本身带有的自动追踪参数变化的能力进行同步.目前通常采用

收稿日期:2006204212

作者简介:刘　昕(19822),硕士学位,研究方向为数字信号处理的VLSI实现.目前从事数字电视基带解调芯片设计与开发,

true_lx@sina.com;

吴建辉,男,博士,副教授,主要从事模拟电路、射频电路以及数字信号处理方面的研究;

黄　伟(19822),男,攻读硕士学位,研究方向为数字信号处理的VLSI实现.目前从事数字电视基带解调芯片设计与开发.

500电　子　器　件第30卷

的是基于文献[1]中的插值理论实现对符号的同步.

如图1所示该环路由时钟误差检测器,环路滤波器,数控振荡器和插值滤波器组成.时钟误差检测

器计算出输入信号的时钟误差,环路滤波器对时钟误差信号的高频噪声部分进行滤波,输出给数控振荡器的振荡步长控制信号,振荡步长控制信号对数控振荡器的振荡步长进行修正,数控振荡器对环路滤波器输出的振荡步长控制信号重复多次使用,从而输出插值距离和符号有效信号去[2]控制插值滤波器对输入信号进行插值运算以完成对采样相位和采样点的调整,实现对符号的同步.

2　时钟误差算法选择

在符号同步环路中,时钟误差检测器利用对应于不同算法的结构从接收到的信号中计算出输入信号的时钟误差,因此对同步算法的选择会影响符号同步的性能[8].在DVB-C标准中,时钟误差检测器利用同步算法从输入信号中计算出输入信号的时钟误差,这些算法都是依据ML(最大概然)准则经过推导得出[3].在这些算法中比较著名的有M&M算法和Gardner算法

[7]

.

(1)M&M算法

M&M算法的误差提取公式为:

[Error]=(IkIDk-1-IDkIk-1)+(QkQDk-1-QD

kQk-1)

(1)

M&M算法中输入信号IDk为Ik的判决值,输入信号QDk为Qk的判决值.M&M算法只需对接收端以符号速率进行采样,所以实现起来结构简单.但是它对载波偏移敏感,在系统中需要载波恢复先收敛,因此系统的控制相对复杂.由于M&M算法只在码元位置进行采样,所以算法自身没有噪声[6].M&M算法的时钟误差检测器电路结构如图2所示.

图2　M&M算法时钟误差检测器

(2)Gardner算法

Gardner算法的误差提取公式为:

[Error]=Ik-12

(Ik-Ik-1)+Q

k-12

(Qk-Qk-1)(2)

Ik-1

2

和Q

k-12

为连续两个符号取样时刻的中点

的取样值.Gardner算法需要接收端必须以两倍符号速率进行采样,实现起来相对复杂.但是它具有对

载波偏移不敏感的特性.由于其对载波偏移不敏感的特性使得采用Gardner算法的符号同步可以先于载波恢复得到同步,其可以于系统中其余部分所以它在许多接收机中得到了应用[3,5].但是Gard2ner算法的符号中间采样点会引入噪声,所以其通常被用于低阶调制方式如QPSK的符号同步中[3].Gardner算法的时钟误差检测器电路结构如图3.

图3　Gardner算法时钟误差检测器

在采用DVB-C标准的传输系统中信号通常采用QAM的调制方式来满足较大的信号传输率,这会造成码元中间点的码间干扰非常大,如果采用Gardner算法会造成提取出的时钟误差的噪声过大,故在实际设计中误差信号在送入环路滤波器之前必须进行预滤波处理来降低噪声[4],会相应的增加系统的复杂性同时增加芯片硬件资源的要求.由于码元同步进入稳定状态时,系统的噪声主要是自身噪声和白噪声,所以相比较Gardner算法,在基于DVB-C标准的传输系统中采用M&M算法的符号同步对系统速度和硬件资源要求最低,这对于整个数字接收机的VLSI实现十分重要.因此在基于DVB-C的全数字电视接收机的符号同步中时钟误差检测器采用M&M算法是一个非常好的选择.

3　符号同步环路电路VLSI优化实现

在整个符号同步模块中大部分电路都用来进行乘加运算,其中直接利用M&M算法提取时钟误差信号电路如图4所示.如图4该算法需要四个乘法器、三个加法器来完成时钟误差的计算.计算出的时钟误差在环路滤波器中要与比例增益系数、积分增益系数相乘.如图4同步算法和环路滤波器电路对信号进行逻辑运算需要六个乘法器、三个加法器实

现.但是由于在VLSI实现中多位的高速乘法器和加法器需要使用大量的门电路组成[6],这会占用大量的硬件从而导致芯片面积的增加.在本文中就是对这部分电路的乘法器进行复用来节省硬件资源,但这同时会增加信号选择器的数目[6],在电路实现上同样位宽的乘法器相比较信号选择器所需的门电路的数目要多数倍至数十倍.所以通

第2期刘　昕,吴建辉等:基于DVB-C的符号同步电路优化设计501

过增加信号选择器的数目来减少乘法器的数目可以节省电路资源.

图4　未优化的时钟误差检测器和环路滤波器电路

(1)乘法器的复用

在图5的运算电路中乘法器和加法器在一个符号周期中只需进行一次运算,在符号周期的其余时刻都处于空闲状态.通过利用乘法器的空闲状态进行运算可以节省乘法器的数目,如图5(a)将乘法器2、3的乘法运算搬移到乘法器1的空闲状态中完成相应的乘法运算,这样就可以使一个乘法器在一个符号周期内完成三次乘法.

(a)　乘法器运算流程

(b)　优化后运算电路运算流程

图5　运算流程

经过图5(a)对运算电路中乘法器的分时复用,就可以使两个乘法器在一个符号周期内完成所需的

六次乘法.

(2)M&M算法误差提取公式的变换

通过对乘法器的复用后,需要对式1进行变换才能利用乘法器的输出计算出时钟误差.如下式所示通过将同一时刻两个乘法器的输出先进行相加再进行相减才能得出由M&M算法提取出的时钟误差:

[Error]=(IkIDk-1-IDkIk-1)+(QkQDk-1-QD

kQk-1)

=(IkIDk-1+QkQDk-1)-(IDkIk-1+QD

kQk-1)

通过对同步算法和环路滤波器中运算流程的改

进和乘法器的复用,只需要两个乘法器和两个加法器仍然可以在一个符号周期内完成图6中运算电路的时钟误差Error和环路滤波器的回路系数的相乘的

运算.如图6得到对应的经过优化的时钟误差检测和环路滤波器电路,从图6中可见在电路中利用信号选择器对信号的选择就可以用两个乘法器和两个加法器实现图5中六个乘法器和三个加法器的功能.

图6　优化的时钟误差检测器和环路滤波器电路

4　符号同步环路仿真和分析

对本文的经过优化的符号同步电路的仿真根据DVB-C标准采用QAM的高阶模式.仿真中系统时钟频率为28M,符号率为7M,得到符号同步环路的仿真结果如图7,图7(a)为当采样时钟抖动为200×10-6且输入信号噪声为30dB时输入信号的星座图,图7(b)为采样时钟抖动为200ppm时符号得到同步后的星座图.

(a)符号同步前信号星座图　图7(b)符号同步后信号星座图

(c)环路滤波器输出　(d)数控振荡器输出插值距离

图7

同时在仿真中可以看到通过改变环路滤波器参数实现对环路的快速调整.如图7(c)所示,初期采用较大的环路噪声等效带宽值,使环路快速锁定,仿真中大约在1800个符号周期后环路滤波器输出的误差单位幅度小于0.3×10-3,符号同步初步锁定;当符号同步锁定后,通过进一步缩小环路噪声等效带宽值,以减小由采样时钟抖动引起的定时抖动从而得到较好的符号同步结果,仿真中大约在5000

502电　子　器　件第30卷

个符号周期后环路滤波器输出的误差单位幅度小于0.15×10-3,符号同步得到收敛.

5　结论

通过将复用技术应用于时钟误差检测器和环路滤波器的电路的VLSI实现上,节省了芯片资源.通过对

所设计的符号同步环路的仿真,经过优化的M&M算法符号同步电路能够在采样时钟抖动为200×10-6的情况下得到同步,并能在较短时间内达到收敛.本文提出的电路用VerilogHDL语言描述,通过Synopsys公司的DesignCompiler综合、Astro布局布线后完成在charted工艺库的仿真验证.设计门数约为50000门,在系统时钟频率为28.8MHz时符号率最高可到9.6MHz.所设计的符号同步电路已应用于作者所参与设计的数字电视基带解调芯片.参考文献:

[1]　F.M.Gardner,InterpolationinDigitalModems-Part:Fun2

damentals.IEEETransactionsonCommunications,March1993,5012507.

(上接第498页)

图9　实际器件的开关波形

3　结论

本文从VDMOS的结构和半导体原理出发,详

细分析了各个寄生器件对VDMOS性能的影响,在此基础上建立了相应的VDMOS等效电路的SPICE模型.用SPICE软件进行了直流分析和瞬态分析,把本文模型与MEDICI模拟结果相互比较,结果表明该模型具有良好的精确性.与以往文献的结果相比,该模型物理概念清晰,准确性高,避免了过多工艺参数的引入,简化了等效电路,该模型能得到全电压范围内的连续I-V特性曲线.本文模型能够应用在电力电子电路的CAD设计之中,满足工程应用的需要,同时由于本文建立的模型参数基于器件物理结构,因此也可以为VDMOS提供设计制造依据,对器件进行结构优化设计.

[2]　ZhangJian,WuNan,KuangJingming,WangHua,High

SpeedAllDigitalSymbolTimingRecovery[C]//InternationalConferenceonWirelessCommunications,NetworkingandComputing,2005,140221405.

[3]　XuehuaSong,GangWang,FullDigitalAsynchronousSymbol

TimingRecoveryInDigitalReceiver[C]//20043thInterna2tionalConferenceonComputationalElectromagneticsanditsApplicationsProceedings,3202323.

[4]　W.Gappmair,S.Cioni,G.E.Corazza,O.Koudelka,Sym2

bol2TimingRecoverywithModifiedGardnerDetectors[C]//2ndInternationalSymposiumonWirelessCommunicationSys2tems,Sept2005,8312834.

[5]　JinH.Kim,MarkFimoff,SerdarOzen,TimingErrorDetec2

torForDigitalSignalReceiver[P].May2002,PatentUS6,986,080B2.

[6]　KeshabK.Parhi.VLSIDigitalSignalProcessingSystems:De2

signandImplementation.WILEY,1999,1992147.

[7]　YairLinn,TwoNewDecisionDirectedM2PSKTimingError

Detectors[C]//CanadianConfonElectricalandComputerEn2gineering,May2005,175921766.

[8]　L.Litwin.,MatchedFilteringandTimingRecoveryinDigital

Receivers.Sept.2001,[EB/OL].Available:www.rfdesign.com.

参考文献:

[1]　周宝霞,陈治明,王守觉.适合于PSPICE的一种精确的功率

MOSFET等效电路[J].半导体学报,1996,17(4):2-293.

[2]　FischerKevin,ShenaiKrishna.DynamicsofPowerMOSFET

SwitchingunderUnclampedInductiveLoadingConditions[J].

IEEETransactionsonElectronDevices,1996,43(6):100721015.

[3]　KinzerD,AjitJS,WagersK,etal.AHighDensitySelf2A2

ligned42MaskPlanarVDMOSProcess[C]//ProcISPSD,1996:2432246.

[4]　(捷克)维捷斯拉夫本达,(英)约翰戈沃,(英)邓肯A格兰

特,吴郁等,张万荣,刘兴明译.功率半导体器件-理论及应用[M].北京:化学工业出版社,2005:22255,266.

[5]　WolfP.MicrowavePropertiesofSchottky2BarrierField2Effect

Transistors[J].IBMJResDev.1970,1(14):1252141.[6]　CroverW.VanNostrand.InductanceCalculation[M].New

York,1946:35.

[7]　沈耀忠,任志纯,罗毅.TMOS功率场效应晶体管原理及应用

[M].北京:电子工业出版社,1995:23226.

[8]　WhealthyG.M,RonanHR,WheatleyCF.Spicing2Up

SPICEIISoftwareforPowerMosfetModeling[R].FairchildSemiconductor,ApplicationNote7506.

[9]　RosselP,TranducH.,CharitatG.PowerMOSDevices:

StructuresandModeling[C]//Proc20thInternationalConfer2enceonMicroelectronics,1995:3412352.